Intel Diamond Rapids Xeon reportedly moves to 2027, Coral Rapids follows in 2028（VideoCardz）
Intel’s Diamond Rapids Xeon Slips to 2027 With 512 Cores and 16-Channel Memory, Coral Rapids Brings Back SMT in 2028（WCCF Tech）
午前5:00 · 2026年4月25日（Jaykihn@jaykihn0）
現行のP-core Xeonは“Granite Rapids”であるが、その後継となる“Diamond Rapids”は2027年となるようだ。
Jaykihn氏の情報によると、現在、“Diamond Rapids”のローンチは2027年中盤が予定されているという。最初の“Diamond Rapids”は最大256-coreで、メモリチャネルは16-channelとなる。
Jaykihn氏は4月25日の投稿で今後のサーバー製品の予定を明らかにしている。
まず近いのが“Clearwater Forest”で2026年上半期となる。続いて最大256-core, 16-channelの“Diamond Rapids”2027年中盤、そして一～二四半期後に最大512-core, 16-channelの“Diamond Rapids 512C”が続く。
その後は2028年中盤に“Coral Rapids”が予定されている。“Coral Rapids”では“Diamond Rapids”ではキャンセルされた8-channelメモリの製品が予定されており、2028年中盤はまずこちらが登場するようだ。
Intel’s Diamond Rapids Xeon Slips to 2027 With 512 Cores and 16-Channel Memory, Coral Rapids Brings Back SMT in 2028（WCCF Tech）
午前5:00 · 2026年4月25日（Jaykihn@jaykihn0）
現行のP-core Xeonは“Granite Rapids”であるが、その後継となる“Diamond Rapids”は2027年となるようだ。
Jaykihn氏の情報によると、現在、“Diamond Rapids”のローンチは2027年中盤が予定されているという。最初の“Diamond Rapids”は最大256-coreで、メモリチャネルは16-channelとなる。
Jaykihn氏は4月25日の投稿で今後のサーバー製品の予定を明らかにしている。
まず近いのが“Clearwater Forest”で2026年上半期となる。続いて最大256-core, 16-channelの“Diamond Rapids”2027年中盤、そして一～二四半期後に最大512-core, 16-channelの“Diamond Rapids 512C”が続く。
その後は2028年中盤に“Coral Rapids”が予定されている。“Coral Rapids”では“Diamond Rapids”ではキャンセルされた8-channelメモリの製品が予定されており、2028年中盤はまずこちらが登場するようだ。
Intel Z970 Chipset for "Nova Lake-S" to Cover Much of the B860 Motherboard Segment（TechPowerUp）
Intel Z970 Chipset will become Mainstream Segment for Nova Lake-S（Guru3D）
午後11:38 · 2026年4月21日（Jaykihn@jaykihn0）
Intelの次のデスクトップCPUであるCore Ultra 400S seriesこと“Nova Lake-S”であるが、CPUプラットフォームやSocketが変更されるだけでなく、チップセットの位置づけにも変更が加わる。
Intelの情報でおなじみJaykihn氏によると、新たに登場するZ970 chipsetは、現在B860 chipset搭載マザーボードが担っているセグメントの多くを担うことになるという。そしてB960 chipsetはより下位に位置づけられ、バリュー向けやシステムインテグレーター向けが主となる。Z970 chipsetは“Nova Lake”で組むビルダーにおいて第1選択なり、大きなシェアを持つことになるだろうと予想されている。Z970 chipsetの上にはZ990 chipsetがハイエンド向けとしてあるが、こちらはより高いスペックを要求されるシステムの者だ。Z970はプレミアム向けとメインストリームデスクトップの隙間を橋渡しするような位置づけとなる。
Z970はおそらくオーバークロックへの対応と、幅広いI/Oの選択が可能なチップセットとなるだろう。Z990はより多様な拡張が可能に焦点を当てたものとなる。B960はオーバークロックへの対応を欠き、よりシンプルなプラットフォームのためのチップセットとなる。Z970でオーバークロックへの対応がなされることにより、現在のB860が担っていたセグメントにもオーバークロック対応がなされることになる。
Intel Z970 Chipset will become Mainstream Segment for Nova Lake-S（Guru3D）
午後11:38 · 2026年4月21日（Jaykihn@jaykihn0）
Intelの次のデスクトップCPUであるCore Ultra 400S seriesこと“Nova Lake-S”であるが、CPUプラットフォームやSocketが変更されるだけでなく、チップセットの位置づけにも変更が加わる。
Intelの情報でおなじみJaykihn氏によると、新たに登場するZ970 chipsetは、現在B860 chipset搭載マザーボードが担っているセグメントの多くを担うことになるという。そしてB960 chipsetはより下位に位置づけられ、バリュー向けやシステムインテグレーター向けが主となる。Z970 chipsetは“Nova Lake”で組むビルダーにおいて第1選択なり、大きなシェアを持つことになるだろうと予想されている。Z970 chipsetの上にはZ990 chipsetがハイエンド向けとしてあるが、こちらはより高いスペックを要求されるシステムの者だ。Z970はプレミアム向けとメインストリームデスクトップの隙間を橋渡しするような位置づけとなる。
Z970はおそらくオーバークロックへの対応と、幅広いI/Oの選択が可能なチップセットとなるだろう。Z990はより多様な拡張が可能に焦点を当てたものとなる。B960はオーバークロックへの対応を欠き、よりシンプルなプラットフォームのためのチップセットとなる。Z970でオーバークロックへの対応がなされることにより、現在のB860が担っていたセグメントにもオーバークロック対応がなされることになる。
AMD Goes Bigger With EPYC Venice and Verano, with New SP7 and SP8 Sockets Dwarfing Today’s SP5 and SP6 Platforms（WCCF Tech）
午後8:32 · 2026年4月25日（Gray@Olrak29_）
“Zen 6”世代のEPYCとなる“Venice”および“Verano”であるが、Socketは現在のSocketSP5/SP6から新しいSocketSP7/SP8となる。
“Venice”と“Verano”は昨年にその名前が明らかにされ、最大コア数は“Zen 6c”を搭載したモデルで256-coreとなり、2026年のローンチが予定されている。
台湾のコンポーネント部材製造者であるHELM technologyがこのSocketSP7/SP8について明らかにされており、現行のSocketSP5/SP6よりも大型のものになることが記されている。
まず、SocketSP7であるが123.6×100.6mmで、SocketSP5 (119.3×92.9mm) よりも大きくなる。Socketの貴国はSocket Retention Mechanism (SRM) が維持される。Socketは4層構造で、一番上にSRMで、その下にキャリアが挟まり、そしてマザーボードに設置されるHousing、ベースプレートとなる。Housingは接地とSolder ballで構成され、CPUそのものと接する。
SocketSP8は123.9×80.9mmである。SocketSP7よりはわずかながら小さいが、SocketSP6 (118×78.9mm) より大きい。SocketSP6ではSocket Acuation Mechanism (SAM) を採用していたが、SocketSP8ではSRMとなる。
午後8:32 · 2026年4月25日（Gray@Olrak29_）
“Zen 6”世代のEPYCとなる“Venice”および“Verano”であるが、Socketは現在のSocketSP5/SP6から新しいSocketSP7/SP8となる。
“Venice”と“Verano”は昨年にその名前が明らかにされ、最大コア数は“Zen 6c”を搭載したモデルで256-coreとなり、2026年のローンチが予定されている。
台湾のコンポーネント部材製造者であるHELM technologyがこのSocketSP7/SP8について明らかにされており、現行のSocketSP5/SP6よりも大型のものになることが記されている。
まず、SocketSP7であるが123.6×100.6mmで、SocketSP5 (119.3×92.9mm) よりも大きくなる。Socketの貴国はSocket Retention Mechanism (SRM) が維持される。Socketは4層構造で、一番上にSRMで、その下にキャリアが挟まり、そしてマザーボードに設置されるHousing、ベースプレートとなる。Housingは接地とSolder ballで構成され、CPUそのものと接する。
SocketSP8は123.9×80.9mmである。SocketSP7よりはわずかながら小さいが、SocketSP6 (118×78.9mm) より大きい。SocketSP6ではSocket Acuation Mechanism (SAM) を採用していたが、SocketSP8ではSRMとなる。
TSMC unveils process technology roadmap through 2029 — A12, A13, N2U announced, A16 slips to 2027（Tom's Hardware）
TSMCは4月22日のNorth American Technology Symposium 2026で2029年までのプロセス技術のロードマップを明らかにした。
その中で注目すべきは1.2nmおよび1.3nm級となる製造プロセスであるA12とA13、これまで明らかにされてこなかったN2 familyの新たな派生プロセスであるN2Uがある。
そしてもう1つ注目すべきはTSMCの2029年までのプロセスノードではHigh-NA EUVの使用計画がないことだ。
「TSMCは2026年に第2世代のナノシート技術を用いた最先端となるA14プロセスを発表した。A14は2028年の生産を予定している」
TSMCの上級副社長兼COOであるKevin Zhuang氏はこう語る。
「そして今年はA14の派生プロセスとしてA13とA12を明らかにしたい。どちらも2029年の生産を予定している。A13はA14の漸進的な拡張版で、オプティカルシュリンクを施したものだ。A13はA14と比較し、6％程のダイ面積削減が可能となる。一方で、設計ルールや電気的互換性はフルに保持され、顧客は最小限の再設計で利益を得ることが出来る」
TSMCは4月22日のNorth American Technology Symposium 2026で2029年までのプロセス技術のロードマップを明らかにした。
その中で注目すべきは1.2nmおよび1.3nm級となる製造プロセスであるA12とA13、これまで明らかにされてこなかったN2 familyの新たな派生プロセスであるN2Uがある。
そしてもう1つ注目すべきはTSMCの2029年までのプロセスノードではHigh-NA EUVの使用計画がないことだ。
「TSMCは2026年に第2世代のナノシート技術を用いた最先端となるA14プロセスを発表した。A14は2028年の生産を予定している」
TSMCの上級副社長兼COOであるKevin Zhuang氏はこう語る。
「そして今年はA14の派生プロセスとしてA13とA12を明らかにしたい。どちらも2029年の生産を予定している。A13はA14の漸進的な拡張版で、オプティカルシュリンクを施したものだ。A13はA14と比較し、6％程のダイ面積削減が可能となる。一方で、設計ルールや電気的互換性はフルに保持され、顧客は最小限の再設計で利益を得ることが出来る」
Intel Promises Overclocking on Budget CPUs in the Future（TechPowerUp）
PCGH asks: Intel's Robert Hallock puts OC opening for cheap CPUs in perspective （PC Games Hardware）
今後君たちが見ることになるのは、時が経つにつれて徐々に徐々に増えていく倍率ロックのSKUだ。最終的には、倍率ロック解除仕様は、多くの金額を払った人々のみに許されたものではなくなる。誰もが倍率ロック解除のために多くの金額を積み上げることが出来るわけでもなく、さりとて、CPUに$500を寄付できるような人々より、それが出来ない人々がPCに対して情熱を持っていないわけではない。($500を出せない)彼らもまたPCエンスージアストであり、同等の機能を提供するに値する人々だ。そして、我々はロードマップ上でそれを提供するつもりだ。
PCGH asks: Intel's Robert Hallock puts OC opening for cheap CPUs in perspective （PC Games Hardware）
今後君たちが見ることになるのは、時が経つにつれて徐々に徐々に増えていく倍率ロックのSKUだ。最終的には、倍率ロック解除仕様は、多くの金額を払った人々のみに許されたものではなくなる。誰もが倍率ロック解除のために多くの金額を積み上げることが出来るわけでもなく、さりとて、CPUに$500を寄付できるような人々より、それが出来ない人々がPCに対して情熱を持っていないわけではない。($500を出せない)彼らもまたPCエンスージアストであり、同等の機能を提供するに値する人々だ。そして、我々はロードマップ上でそれを提供するつもりだ。
AMD Ryzen 9 9950X3D2 review: More cache, more cash（Tom's Hardware）
AMD Ryzen 9 9950X3D2 Dual Edition Review（KitGuru）
AMD Ryzen 9 9950X3D2 Dual Edition Review: Ultimate No-Compromise CPU（HotHardware）
Ryzen 9 9950X3D2のレビューが4月22日付けで解禁された。
国内レビューは今のところまだのようで、海外のレビューサイトでいくつか取り上げられている。
AMD Ryzen 9 9950X3D2 Dual Edition Review（KitGuru）
AMD Ryzen 9 9950X3D2 Dual Edition Review: Ultimate No-Compromise CPU（HotHardware）
Ryzen 9 9950X3D2のレビューが4月22日付けで解禁された。
国内レビューは今のところまだのようで、海外のレビューサイトでいくつか取り上げられている。
ASRock Develops HUDIMM Memory Standard: DDR5 with Just One Sub-channel（TechPowerUp）
New HUDIMM memory specification debuts with goal of slashing DDR5 prices during RAM shortages — A new, cheaper memory standard with half the bandwidth and half the capacity（Tom's Hardware）
ASRock Adds Support for One Sub-Channel DRAM Module on Intel DDR5 Motherboards （ASRock）
ASRock Drives DDR5 Innovation with Self-Developed HUDIMM Technology（ASRock@ASRockInfo）
ASRockは4月17日、Intel 600/700/800 seriesマザーボードに対応するDDR5 One sub-channel (1×32bit) HUDIMM moduleを発表した。
標準的なDDR5 DRAMは2つのsub-channel (2×32-bit) アーキテクチャを採用しており、1枚の容量でより大きな容量を実現することが可能となっている。だが、昨今のDDR5メモリ高騰により逆にデメリットとなっている。
今回のHUDIMMはチップの数を減らし、コストを削減することが出来るため、より安価により柔軟にシステムを組み立てることが可能となる。
New HUDIMM memory specification debuts with goal of slashing DDR5 prices during RAM shortages — A new, cheaper memory standard with half the bandwidth and half the capacity（Tom's Hardware）
ASRock Adds Support for One Sub-Channel DRAM Module on Intel DDR5 Motherboards （ASRock）
ASRock Drives DDR5 Innovation with Self-Developed HUDIMM Technology（ASRock@ASRockInfo）
ASRockは4月17日、Intel 600/700/800 seriesマザーボードに対応するDDR5 One sub-channel (1×32bit) HUDIMM moduleを発表した。
標準的なDDR5 DRAMは2つのsub-channel (2×32-bit) アーキテクチャを採用しており、1枚の容量でより大きな容量を実現することが可能となっている。だが、昨今のDDR5メモリ高騰により逆にデメリットとなっている。
今回のHUDIMMはチップの数を減らし、コストを削減することが出来るため、より安価により柔軟にシステムを組み立てることが可能となる。
AMD Zen 7 CPU Specifications Leak – Big changes are coming（OC3D）
AMD Zen 7 Florence Leak: 288C EPYC Could Spawn 72C AM5!（Moore's Law Is Dead / YouTube）
Moore's Law Is Deadが“Zen 7”世代のEPYC―“Florence”の話題を投稿している。
“Florence”の話しに行くまでに、まず“Zen 7”世代のCCDについて知っておく必要がある。今のところ“Zen 7”世代のCCDは以下の3種類があるとされる。
Streamboat；36-core + 7MB/core stacked L3 cache
Silverton：16-core (L2=2MB/core, L3 64MB on die (+ 160MB 3D V-cache))
Silverking：8-core (L2=2MB/core, L3 32MB on die)
AMD Zen 7 Florence Leak: 288C EPYC Could Spawn 72C AM5!（Moore's Law Is Dead / YouTube）
Moore's Law Is Deadが“Zen 7”世代のEPYC―“Florence”の話題を投稿している。
“Florence”の話しに行くまでに、まず“Zen 7”世代のCCDについて知っておく必要がある。今のところ“Zen 7”世代のCCDは以下の3種類があるとされる。
Streamboat；36-core + 7MB/core stacked L3 cache
Silverton：16-core (L2=2MB/core, L3 64MB on die (+ 160MB 3D V-cache))
Silverking：8-core (L2=2MB/core, L3 32MB on die)
Intel Core Ultra 400D/400DX “Nova Lake-S” SKUs to feature up to 288MB of cache（VideoCardz）
Intel Nova Lake-S Leak Points to Up to 288MB On-Die Cache Design（Guru3D）
午前2:52 · 2026年4月19日（Jaykihn@jaykihn0）
午前2:00 · 2026年4月19日（Jaykihn@jaykihn0）
Intelの情報に明るいJaykihn氏が“Nova Lake-S”のキャッシュ容量とコア構成について明らかにしている。“Nova Lake-S”には大容量L3 cacheを搭載したモデルが存在するが、今回のJaykihn氏の情報によると、大容量キャッシュ搭載モデルには“D”ないしは“DX”の文字がつけられ、Core Ultra 400DあるいはCore Ulra 400DXになるという。
今回明らかにされたJaykihn氏の情報をまとめると以下の通りとなる。
Intel Nova Lake-S Leak Points to Up to 288MB On-Die Cache Design（Guru3D）
午前2:52 · 2026年4月19日（Jaykihn@jaykihn0）
午前2:00 · 2026年4月19日（Jaykihn@jaykihn0）
Intelの情報に明るいJaykihn氏が“Nova Lake-S”のキャッシュ容量とコア構成について明らかにしている。“Nova Lake-S”には大容量L3 cacheを搭載したモデルが存在するが、今回のJaykihn氏の情報によると、大容量キャッシュ搭載モデルには“D”ないしは“DX”の文字がつけられ、Core Ultra 400DあるいはCore Ulra 400DXになるという。
今回明らかにされたJaykihn氏の情報をまとめると以下の通りとなる。
Intel launches Wildcat Lake as Core Series 3 for value laptops and edge systems — six consumer SKUs built on 18A promise 'all-day' battery life（Tom's Hardware）
Intel "Wildcat Lake" Is Official: Up to 6 CPU Cores and 2 Xe3 Cores（TechPowerUp）
Intel Launches Intel Core Series 3 Processors: Changing the Game for Everyday Computing （Intel）
Intelは4月16日、“Wildcat Lake”ことMobile向けのCore series 3を正式発表した。
Core series 3は先進的な性能と、優れたバッテリ駆動時間を実現し、AI-readyの製品としてバリュー向け、商用向け、そしてエッジ向けに展開される。
Core series 3は先に発表された“Panther Lake”ことCore Ultra series 3で得られた設計を基本とし、製造プロセスも最先端のIntel 18Aを使用する。
スペックは以下の通り。
Intel "Wildcat Lake" Is Official: Up to 6 CPU Cores and 2 Xe3 Cores（TechPowerUp）
Intel Launches Intel Core Series 3 Processors: Changing the Game for Everyday Computing （Intel）
Intelは4月16日、“Wildcat Lake”ことMobile向けのCore series 3を正式発表した。
Core series 3は先進的な性能と、優れたバッテリ駆動時間を実現し、AI-readyの製品としてバリュー向け、商用向け、そしてエッジ向けに展開される。
Core series 3は先に発表された“Panther Lake”ことCore Ultra series 3で得られた設計を基本とし、製造プロセスも最先端のIntel 18Aを使用する。
スペックは以下の通り。
