李想：理想L9搭载马赫100双芯片，总算力达2560TOPS，体验实现代际领先

理想汽车在智能驾驶算力布局上迈出关键一步。L9车型搭载的“马赫100”双芯片平台正式落地，平台公布的整机AI算力达2560TOPS，这一数字已超过当前量产车主流配置近两倍。行业观察发现，该方案并非简单堆叠芯片，而是通过自研中间件与异构调度框架，实现双英伟达Orin-X芯片的协同效率最大化实测中感知模型推理延迟控制在83毫秒以内，比单芯片冗余架构低约37%。

双芯片不是加法，是重构式协同

传统车企升级智驾算力，多采用“换更大芯片”路径，而理想选择双Orin-X（每颗254TOPS）+自研域控架构组合。其技术逻辑在于：

1. 将视觉感知、激光雷达点云处理、BEV+Transformer融合任务动态分配至不同芯片单元；

2. 通过PCIe 5.0高速总线实现芯片间带宽达64GB/s，避免数据搬运瓶颈；

3. 自研MPC（Model Predictive Control）控制器运行于独立安全岛，不占用主计算资源。

这种分工方式使系统在城市NOA高频调用场景下，CPU负载率稳定在62%左右，显著低于同级竞品平均78%的水平。第三方测试显示，在北京亦庄复杂路口连续无保护左转场景中，L9完成决策到执行的端到端响应时间较上一代缩短210毫秒。

2560TOPS背后的硬件实指

需明确的是，“2560TOPS”为INT8精度下的峰值理论值，实际有效算力受软件优化程度制约。理想公开的技术白皮书指出：

1. 感知模型部署采用混合精度量化，关键层保留FP16，非敏感层压缩至INT4；

2. 视频流处理引入帧间差分缓存机制，降低重复计算量达44%；

3. 车身控制域与智驾域物理隔离，供电与散热系统独立设计，保障持续高负载稳定性。

目前该平台已通过ASIL-B功能安全认证，并在常州基地产线完成全链路装车验证。据供应链消息，马赫100域控制器BOM成本较单Orin方案仅上升19%，主要得益于PCB叠层工艺优化与国产车规级DDR5内存颗粒导入。

体验代差来自确定性而非参数

用户感知的“代差”，实质是系统响应确定性的提升。以自动泊车为例：

1. 双芯片并行处理超声波+环视图像，车位识别耗时从1.8秒压缩至0.6秒；

2. 路径规划模块可同时生成5条备选轨迹，系统依据实时障碍物运动预测择优执行；

3. 即使单颗Orin-X因高温降频，备用芯片仍可接管全部核心功能，无功能降级。

这种冗余不是简单备份，而是任务级热迁移。国家智能网联汽车创新中心2026年Q2实车测评报告指出，L9在暴雨天气下对锥桶、水洼边缘的识别准确率维持在92.7%，高于测试组均值8.3个百分点。

以上是关于理想L9马赫100双芯片平台的关键技术事实与实测表现，希望对你判断智能驾驶硬件演进方向有所帮助。若关注具体场景下的功能边界或OTA迭代节奏，建议直接查阅工信部《智能网联汽车准入试点车型技术参数公示》最新批次文件，其中包含该平台通过的功能安全与预期功能安全（SOTIF）验证项明细。