学习SystemVerilog第4天：数组的赋值

欢迎各位朋友关注“郝旭帅电子设计团队”公众号，本公众号会定时更新相关技术类资料、软件等等，感兴趣的朋友可以浏览一下本公众号的其他“模块”，希望各位朋友都能在本公众号获得一些自己想要的“东西”。

本篇主要是学习SystemVerilog第4天：数组的赋值

学习说明：基于已经有verilog基础来进行学习；如若对于verilog不熟悉，建议先学习verilog。

下面是verilog语言：

在verilog中，数组的赋值只能够一个一个赋值。

我们是不能够使用位拼接的方式赋值，如果使用位拼接的话，就会报错：

下面是systemverilog语言：

在systemverilog中，数组的赋值可以通过位拼接的方式进行赋值。

注：写到前面的，会被赋值到高位中（8'h11被分配到mem_data[3]中）。

本篇内容中有部分资源来源于网络，如有侵权，请联系作者。