parallel adderとは 意味・読み方・使い方

Data storage processing from a memory to the register and a multiplication process in the adder are executed at a sequential timing without operating the respective processes in parallel so as to perform the multiple length arithmetic processing.例文帳に追加

さらに、メモリからのレジスタに対するデータ格納処理と、乗算器における乗算処理プロセスとを並列に動作させることなく、それぞれの処理プロセスをシーケンシャルなタイミングで実行して多倍長演算処理を行なう。 - 特許庁

In a five-step 3-cascade filter decimation device 5, three circuits each composed of a multiplier 51, an adder 52, a register 53 and a selector 54 are parallel provided and this device is operated at a sampling frequency fs of an input signal.例文帳に追加

５段３カスケードのフィルタ・デシメーション装置５は、乗算器５１、加算器５２、レジスタ５３及びセレクタ５４で構成された回路が３つ並列に設けられ、入力信号のサンプリング周波数ｆsで動作する。 - 特許庁

The inputted data rearranging part 101 has a data distributing part, a plurality of memory banks and a data transmitting part and the parallel operation part 102 has a plurality of registers, a plurality of buses, a plurality of multipliers, a plurality of selectors, a plurality of adder-subtracters and a plurality of accumulators.例文帳に追加

入力データ並び替え部１０１は、データ分配部、複数のメモリバンク、およびデータ送出部を有し、並列型演算部１０２は、複数のレジスタ、複数のバス、複数の乗算器、複数のセレクタ、複数の加減算器、および複数のアキュムレータを有する。 - 特許庁

In an image processor, a route to extract middle to high range brightness component YH in parallel with a route to produce a low range brightness signal YL is provided, the component YH is added to the signal YL by an adder 8, so that the component YH is compensated.例文帳に追加

画像処理装置に、低域輝度信号を生成するルートと並列に、中高域輝度成分ＹＨを抽出するルートを設け、加算器８にて中高域輝度成分ＹＨを低域輝度信号ＹＬに加えることにより、中高域輝度成分を補償する。 - 特許庁

This differential coding circuit 100 comprising a 1-bit 2-stage serial parallel conversion circuit 110, a two-digit binary adder 130, N-stage delay registers 141, 142, and exclusive OR circuits 120, 150 can conduct differential coding with time delays of the N-stage delay registers 141, 142 only.例文帳に追加

１ビット２段の直並列変換回路１１０、二桁２進加算器１３０、Ｎ段遅延レジスタ１４１及び１４２、排他的論理和回路１２０及び１５０から構成される差動符号化回路１００は、Ｎ段遅延レジスタ１４１及び１４２の時間遅延のみで差動符号化ができる。 - 特許庁

The electromagnetic transponder reader has a sensor on an oscillation circuit of a parameter which is a function of a load of the transponder, a phase demodulator and an amplitude demodulator which are parallel functionally at least for receiving a signal from the sensor, an adder for the results of the demodulators, and a delay element serially connected with one demodulator for compensating a propagation time difference between the both.例文帳に追加

トランスポンダの負荷の関数である変数の発振回路の上でのセンサと、少なくとも機能的に並列で前記センサからの信号を受ける位相復調器及び振幅復調器と、各復調器の結果の加算器と、一方の復調器と直列に接続されて両者の伝搬時間差を補償する遅延素子とを有する。 - 特許庁