delayerとは 意味・読み方・使い方

The connector pin for control is constituted by an AND logic circuit through a delayer charging circuit having a capacitor and a resistor and a quick discharging circuit having a diode and a voltage dividing resistor.例文帳に追加

制御用コネクタピンはコンデンサと抵抗の遅延充電回路及びダイオードと分圧抵抗の急速放電回路を介しＡＮＤ論理回路で構成する。 - 特許庁

The delay line is used for delaying an external clock signal through a selected unit delayer in response to a control signal, while including many unit delayers connected in series.例文帳に追加

遅延ラインは、直列連結された多数の単位遅延器を含んで制御信号に応答して選択される単位遅延器を通じて外部クロック信号を遅延させる。 - 特許庁

The transmission side adjustment control unit 16 gives a delay setting value to a variable delayer 20 of the transmission side, and performs adjustment of a transmission side delay by changing the delay setting value in steps.例文帳に追加

送信側調整制御部１６は、送信側の可変ディレイヤ２０にディレイ設定値を与え、そのディレイ設定値を段階的に変化させることにより、送信側ディレイの調整を行う。 - 特許庁

Thus, the active type noise control device of low cost, extremely small in arithmetic processing amount is constructed in comparison with conventional technology as it is devised to adjust the phase by the delayer 34.例文帳に追加

位相を遅延器３４で調整するようにしたので、従来技術に比較して演算処理量がきわめて少ない低コストの能動型騒音制御装置を構築することができる。 - 特許庁

A transfer clock synchronizing with servo information is read, a delay time by a delayer 13 is set to 0, in addition, a frequency dividing ratio of a frequency divider 17 is set to 1, and a postscript clock pattern is recorded.例文帳に追加

サーボ情報に同期した転写クロックを読み取り、遅延器１３による遅延時間を０に設定し、加えて分周器１７の分周比を１に設定して、追記クロックパターンを記録する。 - 特許庁

To reduce an amount of operation and to make a circuit scale of a data delayer provided between operation units smaller to a considerable extent by performing block matching with regard to all prediction block candidates in a search area, obtaining a prediction block matching most to an encoding block and detecting a motion vector.例文帳に追加

動きベクトル探索のブロックマッチング演算に用いる画素を間引いて演算量を減らし、かつ演算ユニット間に設置されたデータ遅延器の回路規模も大幅に小さくすることを可能とする。 - 特許庁

Each syndrome computing unit 2-t provided in a reed solomon decoder has an adder 13 which accumulates values obtained by multiplying exponents of a primitive element of a Galois field and a delayer 11 which stores intermediate steps of accumulation.例文帳に追加

リード・ソロモン復号装置に設けられている各シンドローム演算器２-ｔは、ガロア体の原始元のべき乗を乗算した値を累積加算する加算器１３と、その累積加算の途中経過を格納する遅延器１１とを有する。 - 特許庁

At the turning off, by the duty ratio imbalance circuit, there happens a delay for the agate voltage of the field-effect transistor Q2 to decrease to the threshold level and the field-effect transistor Q2 is switched off at a delayer time and the field-effect transistor Q1 is switched on at a delayed time.例文帳に追加

立ち下がり時には、デューティ比不均衡回路16により、電界効果トランジスタQ2のゲート電圧が閾値まで低下するのに遅れが生ずるため、電界効果トランジスタQ2が遅延してオフ状態となるとともに、電界効果トランジスタQ1が遅延してオンする。 - 特許庁