array developmentとは 意味・読み方・使い方

As a result, the columnar spacers 5b of a prescribed height and the contact holes 7 are integrally formed on the array substrate 11a by one time of the exposure and development.例文帳に追加

これにより、１回の露光現像により、所要高さの柱状スペーサ５ｂとコンタクトホール７がアレイ基板１１ａに一括形成できる。 - 特許庁

Upon receipt of a request for the control of a development bias voltage, the control device performs setting for allowing time out interruption in a timer array unit (S11 and S12).例文帳に追加

現像バイアス電圧の制御の要求を受付けると、タイマアレイユニットのタイムアウト割込みが可能となるよう設定する（Ｓ１１、Ｓ１２）。 - 特許庁

To provide the structure of a semiconductor integrated circuit device, and its fabricating method, in which the period of development can be shortened and the cost of development can be reduced at the time of enlarging the scale of a gate array type semiconductor integrated circuit device.例文帳に追加

ゲートアレイ型半導体集積回路装置の大規模化に際して、開発期間の短縮と開発費用の削減が可能な、半導体集積回路装置の構造及びその製造方法を提供する。 - 特許庁

A light emitting part 10 is provided with: LED arrays 21 to 26 which make the blades 11 perform color development; and an LED array 27 for making an operation display part 12 perform color development, the operation display part 12 being positioned at the upper part of the display unit 3a in the main body of the ticket issuing machine 1.例文帳に追加

発光部１０は、ブレード１１を発色させるＬＥＤアレイ２１〜２６と、券売機１本体における表示器３ａの上方に位置する稼働表示部１２を発色させるＬＥＤアレイ２７と、を有している。 - 特許庁

The method for manufacturing a forming die for forming a micro-lens array sheet comprises a resist film forming process, an exposure/development process, an etching process and a resist film removal process.例文帳に追加

マイクロレンズアレイシート形成用成形型の製造方法は、レジスト膜形成工程と、露光・現像工程と、エッチング工程と、レジスト膜の除去工程とを備えている。 - 特許庁

To suppress an increase in leak current in a semiconductor integrated circuit with a gate array structure because of the trend for the gate length to become shorter due to the development in the fine machining technique.例文帳に追加

ゲートアレイ構造の半導体集積回路において、微細加工技術の進展によりゲート長が短くなる傾向があり、それに伴うリーク電流の増加を抑える。 - 特許庁

Since the development of an FPGA is more inexpensive than that of a gate array in general, the FPGA converting the HDLC synchronous system without changing the LSI (gate array) for performing the two layer processing is developed and it is connected to the line side of the LSI performing the two layer processing.例文帳に追加

一般的にゲートアレイの開発よりもＦＰＧＡの開発は低コストで済むので、レイヤ２処理を行うＬＳＩ（ゲートアレイ）は変更せずにＨＤＬＣ同期方式を変換するＦＰＧＡを開発し、レイヤ２処理を行うＬＳＩの回線側に接続する。 - 特許庁

To provide an image forming device where the service life of an LD array can be prolonged by focusing on a toner save mode where the amount of toner attached to an electrostatic latent image in development is reduced.例文帳に追加

現像の際、静電潜像に付着されるトナー量を低減させるトナーセーブモードに着目し、ＬＤアレイの寿命を延ばすことが可能な画像形成装置を提供する。 - 特許庁